Bernd Meyer

Tags

asic · Elixir · Python · systemverilog · verilog